摘 要
本文将设计一个具有MIPS体系结构的五级流水线32位CPU，并包含MIPS指令集， 流水线的结构将分为五个部分：指令、解码、执行、反写和存储。并尽可能对数据冲突、控制冲突和结构冲突提出合理的解决方案
，
实现MIPS指令集中的部分指令。
本次设计将使用
verilog-HDL
（硬件描述语言），该语言用于每个模块实现，简单提出并解决流水线中出现的一些有关数据的阻塞问题，并使用ModelSim进行分析仿真和验证以完成CPU的设计。
关键词：
流水线 MIPS CPU
verilog-HDL
指令集 ModelSim
ABSTRACT
In this paper, we will design a five lev
基于FPGA的MIPS指令设计与实现-9900字.docx