片上网络的路由器代码综合与功耗分析
摘
要
当前集成电路产业发展已进入2
nm
的节点，随着芯片上所集成的元器件数目越来越多，单一的处理器早就不能适应新时代集成电路产业的发展，多个处理器一起工作成为必然，而片上网络是目前多个处理器相互通信的主要方式，其中，路由器又是片上网络的重要部分，因此，对片上网络的路由器代码综合优化与功耗分析就显得非常有必要。本文采用
Design Compiler
综合工具，采用的工艺是上海华虹宏力的0.11微米标准单元工艺库，对片上网络的路由器
Verilog
代码进行综合优化，最后得到综合后网表，结果满
片上网络的路由器代码综合与功耗分析-17024字.docx