文库 计算机 电子信息工程

基于Verilog的数字卷积器设计-16435字.docx

2022及前全 DOCX   35页   下载0   2026-01-16   浏览0   收藏0   点赞0   评分-   22187字   20.00
温馨提示:当前文档最多只能预览 10 页,若文档总页数超出了 10 页,请下载原文档以浏览全部内容。
基于Verilog的数字卷积器设计-16435字.docx 第1页
基于Verilog的数字卷积器设计-16435字.docx 第2页
基于Verilog的数字卷积器设计-16435字.docx 第3页
基于Verilog的数字卷积器设计-16435字.docx 第4页
基于Verilog的数字卷积器设计-16435字.docx 第5页
基于Verilog的数字卷积器设计-16435字.docx 第6页
基于Verilog的数字卷积器设计-16435字.docx 第7页
基于Verilog的数字卷积器设计-16435字.docx 第8页
基于Verilog的数字卷积器设计-16435字.docx 第9页
基于Verilog的数字卷积器设计-16435字.docx 第10页
剩余25页未读, 下载浏览全部
Abstract The rise of artificial intelligence is inseparable from the development of deep neural network, The progress of neural network depends on the improvement of computing power of AI processor. The efficiency of convolution calculation often plays an important role. Therefore, the research on the circuit design of convolution acceleration is crucial for the research and development of AI chips. Based on Xilinx's FPGA development environment, we are going to analyze and discuss the convoluti
基于Verilog的数字卷积器设计-16435字.docx